Erfahrungen mit VHDL-AMS bei der Simulation heterogener Systeme

Zusammenfassung VHDL-AMS ist eine Hardwarebeschreibungssprache, mit der digitale, analoge und gemischt analogdigitale Systeme simulatorunabhängig modelliert werden können [2], [4], [11], . Der Standardisierungsprozeß der IEEE hat in diesem Jahr einen vorläufigen Abschluß erreicht. Kommerzielle Simulatoren, die VHDL-AMS-Beschreibungen zum Ausgangspunkt haben, befinden sich in der Entwicklung und stehen teilweise für Untersuchungen zur Verfügung. Erfahrungen hinsichtlich der Einsatzmöglichkeiten von VHDL-AMS konnten bei der Modellierung heterogener Systeme gesammelt werden. Diese basieren im wesentlichen auf • der Untersuchung von Modellierungsmöglichkeiten anhand typischer Beispiele aus der Telekommunikation und der Mikrosystemtechnik • der Erstellung von VHDL-AMS-Modellen auf der Grundlage von MAST-Modellen Im folgenden soll versucht werden, auf dieser Grundlage Hinweise zur Vorbereitung des Einsatzes und zur Nutzung von VHDL-AMS abzuleiten.